Verilog: if (^myreg === 1'bx) ...

Systemverilog: if ($isunkown(myreg)) ...