SystemVerilog – systemverilog.ru

Как проверить, что биты регистра в неопределенном состоянии (Х)

Verilog: if (^myreg === 1'bx) ...

Systemverilog: if ($isunkown(myreg)) ...